Ainda é uma proposta extremamente desafiadora. “Embalar não é tão fácil quanto dizer: ‘Quero produzir 100 mil wafers por mês’”, diz Jim McGregor, analista de longa knowledge da indústria de chips e fundador da Tirias Analysis, referindo-se a um fluxo contínuo de chips em vários estágios de produção. “Na verdade, tudo se resume a saber se a Intel [packaging] fabs podem fazer negócios. Se os virmos expandindo ainda mais essas operações, isso é um indicador de que eles têm.”
No mês passado, Anwar Ibrahim, o primeiro-ministro da Malásia, revelou numa publicação no Fb que a Intel está a expandir as suas instalações de produção de chips na Malásia, que foram estabelecidas pela primeira vez na década de 1970. Ibrahim disse que o chefe da fundição da Intel, Naga Chandrasekaran, “delineou planos para iniciar a primeira fase” de expansão, que incluiria embalagens avançadas.
“Congratulo-me com a decisão da Intel de iniciar as operações do complexo ainda este ano”, dizia uma versão traduzida da postagem de Ibrahim. Um porta-voz da Intel, John Hipsher, confirmou que está construindo capacidade adicional de montagem e teste de chips em Penang, “em meio à crescente demanda world por soluções de embalagem Intel Foundry”.
Loja de pacotes
De acordo com Chandrasekaran, que assumiu as operações de fundição da Intel em 2025 e conversou exclusivamente com a WIRED durante a reportagem desta história, o termo “embalagem avançada” em si não existia há uma década.
Os chips sempre exigiram algum tipo de integração de transistores e capacitores, que controlam e armazenam energia. Durante muito tempo, a indústria de semicondutores concentrou-se na miniaturização, ou seja, na redução do tamanho dos componentes nos chips. À medida que o mundo começou a exigir mais dos seus computadores na década de 2010, os chips começaram a ficar ainda mais densos com unidades de processamento, memória de alta largura de banda e todas as peças de conexão necessárias. Eventualmente, os fabricantes de chips começaram a adotar uma abordagem de sistema em pacotes ou pacote em pacote, na qual vários componentes eram empilhados uns sobre os outros para extrair mais energia e memória do mesmo espaço de superfície. O empilhamento 2D deu lugar ao empilhamento 3D.
A TSMC, fabricante líder mundial de semicondutores, começou a oferecer tecnologias de empacotamento como CoWoS (chip on wafer on substrato) e, mais tarde, SoIC (sistema em chip integrado) aos clientes. Essencialmente, a proposta period que a TSMC cuidaria não apenas do front-end da fabricação de chips – a parte do wafer – mas também do back-end, onde toda a tecnologia do chip seria empacotada junto.
A Intel cedeu sua liderança na fabricação de chips para a TSMC neste momento, mas continuou a investir em embalagens. Em 2017, introduziu um processo chamado EMIB, ou ponte de interconexão multi-die incorporada, que foi único porque reduziu as conexões reais, ou pontes, entre os componentes do pacote do chip. Em 2019, introduziu o Foveros, um processo avançado de empilhamento de matrizes. O próximo avanço em embalagens da empresa foi um salto maior: EMIB-T.
Anunciado em maio passado, o EMIB-T promete melhorar a eficiência energética e a integridade do sinal entre todos os componentes dos chips. Um ex-funcionário da Intel com conhecimento direto dos esforços de empacotamento da empresa disse à WIRED que o EMIB e o EMIB-T da Intel foram projetados para ser uma forma mais “cirúrgica” de empacotar chips do que a abordagem da TSMC. Como a maioria dos avanços de chip, ele deve ser mais eficiente em termos de energia, economizar espaço e, idealmente, economizar dinheiro dos clientes no longo prazo. A empresa afirma que o EMIB-T será lançado em fábricas este ano.
